

Rectificador Elevador/Reductor con Corrección de Factor de Potencia basado en un convertidor Cuk y control por modos deslizantes

Step Up/Down Rectifier with Power Factor Correction based on a Cuk converter and sliding-mode control

PhD. Carlos Andrés Ramos Paja ¹, PhD. Sergio Ignacio Serna Garcés ²
PhD. Andrés Julián Saavedra Montes ¹

¹ Universidad Nacional de Colombia, Facultad de Minas, Medellín, Antioquia, Colombia.

² Instituto Tecnológico Metropolitano, Facultad de Ingenierías, Departamento de Electrónica y Telecomunicaciones, Medellín, Antioquia, Colombia.

Correspondencia: caramosp@unal.edu.co

Recibido: 17 enero 2025. Aceptado: 30 junio 2025. Publicado: 05 julio 2025.

Cómo citar: C. A. Ramos Paja, S. I. Serna Garcés, y A. J. Saavedra Montes, «Rectificador Elevador/Reductor con Corrección de Factor de Potencia basado en un convertidor Cuk y control por modos deslizantes», RCTA, vol. 2, n.º 46, pp. 110–122, jul. 2025.
Recuperado de <https://ojs.unipamplona.edu.co/index.php/rcta/article/view/3525>

Esta obra está bajo una licencia internacional
Creative Commons Atribución-NoComercial 4.0.



Resumen: La demanda de potencia reactiva al sistema de distribución y la producción de armónicos de corriente debidas a las cargas activas no-lineales reducen la capacidad de transporte de potencia activa, producen pérdidas eléctricas y alteran el voltaje en los buses alimentadores de la red de distribución. Para hacer frente a estos retos, este artículo presenta el diseño de un rectificador elevador/reductor y su sistema de control para corregir el factor de potencia y mitigar los armónicos de corriente producidos por las cargas no-lineales. La interfaz de potencia se basa en un convertidor Cuk, lo que permite atender cargas DC con voltajes mayores o menores al valor pico del voltaje rectificado de la red eléctrica. El convertidor Cuk se conecta entre un rectificador tradicional y la carga DC. La principal contribución de este trabajo consiste en un método de diseño del convertidor Cuk y su sistema de control, garantizando especificaciones del sistema de distribución, del convertidor y de la carga. La metodología consiste en un procedimiento de diseño de tres controladores y el convertidor a partir de sus modelos eléctrico y matemático. El procedimiento de diseño se valida a través de dos ejemplos de aplicación simulados en el software PSIM. Los resultados muestran la efectividad del diseño para mitigar armónicos, producir un factor de potencia igual a uno, mantener un bajo rizado y regular el voltaje en la carga. Específicamente, los resultados muestran que el diseño propuesto garantiza el porcentaje de rizado en la red de 2.5% y en la carga del 5%, el factor de potencia prácticamente igual a la unidad, y la regulación del voltaje en el número esperado de ciclos.

Palabras clave: Rectificación, Factor de potencia, Contenido armónico, Convertidor Cuk, Control no-lineal.

Abstract: The demand for reactive power from the distribution system and the production of current harmonics due to nonlinear active loads reduce the active power transport

capacity, produce electrical losses and alter the voltage in the feeder buses of the distribution network. To face these challenges, this paper presents the design of a step-up/down rectifier and its control system to correct the power factor and mitigate the current harmonics produced by non-linear loads. The power interface is based on a Cuk converter, which enables to supply DC loads with voltages higher or lower than the peak value of the grid voltage. The Cuk converter is connected between the rectifier and the DC load. The main contribution of this work consists in a design method for the Cuk converter and its control system, ensuring specifications of the distribution system, the converter, and the load. The methodology consists of a design procedure of three controllers and the converter from their electrical and mathematical models. The design procedure is validated through two application examples simulated in the PSIM software. The results show the effectiveness of the design in mitigating harmonics, producing a power factor equal to one, maintaining low ripple and regulating the voltage at the load. The results show that the proposed design guarantees a ripple percentage in the grid of 2.5% and in the load of 5%, a power factor practically equal to unity, and voltage regulation in the expected number of cycles.

Keywords: Rectification, Power factor, Harmonic content, Cuk converter, Non-linear control.

1. INTRODUCCIÓN

La calidad de la potencia eléctrica es clave para garantizar que los equipos funcionen de forma eficiente y fiable, evitando así el mal funcionamiento de estos, sobrecalentamiento y pérdidas de energía. Garantizar una calidad de la potencia eléctrica adecuada consiste en que las desviaciones de la tensión instantánea, respecto a su forma y frecuencia estándar, se encuentren dentro de rangos que no incidan negativamente en los equipos eléctricos u otros sistemas. Los principales criterios para evaluar la calidad de la potencia eléctrica son el valor eficaz de la tensión y su frecuencia, la forma de onda, la distorsión armónica (THD), el factor de potencia (FP), las fluctuaciones, la interrupción, los transitorios, el ruido, entre otros [1][2][3].

El FP se define en términos de la relación entre la potencia real y la aparente o, solo en el caso de que las ondas sean senoidales puras, con la diferencia de fase entre las señales de voltaje y corriente [3][4]. Por ejemplo, en la Fig. 1 se muestra la simulación de un rectificador de onda completa con carga inductiva, allí la medida del FP dada por la relación entre la potencia activa y aparente es de aproximadamente 0.83, mientras que si se mide como el coseno del ángulo de desfase entre las dos ondas, que no son senoidales puras, es aproximadamente 0.93. Esta última es una conclusión errónea, ya que no se está considerando la distorsión armónica.

La corrección del FP y la reducción de armónicos está regulado por el estándar IEC 61000-3-2 [5], el

cual limita la inyección de armónicos en la red pública de energía eléctrica. La corrección del FP de un sistema regularmente es responsabilidad del usuario, ya que los principales causantes de que este varíe son las cargas, esto es, los equipos del usuario.

Cargas inductivas como motores, transformadores y balastos, equipos generadores de armónicos como convertidores de frecuencia y cargas no-lineales, subcompensación y sobrecompensación a partir de bancos de condensadores, son las principales razones para que la red tenga que generar potencia reactiva, y hace que el factor de potencia sea menor a uno. Este consumo de energía reactiva no realiza trabajo útil y, por lo tanto, para generar la misma potencia activa requerida por los equipos para operar se requiere mayor corriente. Este aumento en la corriente genera mayores pérdidas por efecto Joule, calienta los equipos e incrementa los costos debido a la penalización que algunas empresas generadoras le imponen a los usuarios [1].




Fig. 1. Características de voltaje y corriente de entrada de un rectificador típico de puente completo con carga inductiva y sin corrección de FP. **Fuente:** elaboración propia.

En los convertidores de potencia conmutados AC-DC la combinación entre el rectificador, dispositivo no-lineal, y el filtro capacitivo generan una gran

distorsión en la corriente de entrada, y para corregir esto se han propuesto generalmente dos tipos de soluciones que mejoran el FP y reducen los armónicos de la corriente de entrada. El primero es adicionar un inductor, ya sea entre el rectificador y el condensador o en el lado AC, antes del rectificador. La combinación de ambas es más efectiva. Debido a la imposibilidad de cambios bruscos en la corriente del inductor, el flujo de corriente hacia o desde el rectificador ya no será pulsante. Este método es de bajo costo, simple, confiable y con baja interferencia electromagnética (EMI), pero es relativamente de gran tamaño, pesado, y es difícil que se logre un FP cercano a uno.

El otro método es utilizar un circuito corrector de FP activo, basado en un convertidor conmutado DC/DC a la salida del rectificador. Estos circuitos pueden llevar el FP casi a uno, corregir la THD y regular la tensión de salida, pero es complejo, más costoso, y produce una EMI mayor [6][7]. Asimismo, muchas de estas soluciones se diseñan para aplicaciones específicas, lo cual hace difícil su uso para otros propósitos. En particular, correctores de FP se diseñan como circuitos elevadores o reductores dependiendo de la aplicación, por lo que no es fácil encontrar un proceso general de diseño. Esto hace evidente la falta de generalidad en circuitos de potencia, sistemas de control y procesos de diseño para rectificadores con corrección de FP, los cuales puedan aplicarse tanto a reductores como elevadores. La revisión de literatura presentada a continuación analiza múltiples correctores de FP basados en convertidores conmutados para identificar sus características.

En [8] se utiliza un convertidor SEPIC para alimentar una carga tipo LED, empleando un controlador en cascada de voltaje a la salida y corriente pico en el MOSFET. La corrección del FP se hace por medio del integrado UC3842, obligando a que la corriente rectificadora siga a la corriente de la red; de esta forma se obtiene un FP mayor a 0.9 para un rango de corriente entre 50 mA y 300 mA a 100 Vdc. Ese trabajo utiliza un controlador de corriente pico, pero el control externo de voltaje no es específica. Por otra parte, en [9] se presentan cuatro topologías basadas en convertidores boost con corrección de FP para alimentar una carga tipo LED.

Las topologías son complejas y requieren múltiples inductores acoplados, condensadores y diodos para garantizar un factor de cresta bajo. Emplean un compensador PI de corriente y el rizado de corriente que se obtiene es alto, cercano al 20%. No reportan el FP obtenido en la aplicación, y la THD oscila

entre 4% y 13% dependiendo del voltaje en la carga. El sistema reportado en [10] utiliza un convertidor Cuk operando en modo de conducción discontinua (DCM) para corregir el FP a la salida del rectificador no controlado. Además, esa solución requiere un convertidor buck para regular la tensión de salida, utilizando el algoritmo de optimización moth flame para sintonizar los parámetros de un controlador PI.

En [11], al igual que en [8], se emplea un convertidor SEPIC, pero operando en modo de conducción discontinua, para mejorar el FP del sistema a la salida del rectificador de onda completa no controlado. El control de voltaje del convertidor SEPIC es un PI clásico y se logra llevar el FP a un valor cercano a 0.9. Una variante de convertidor boost, denominado cuasi-resonante, con conmutación a corriente cero para mejorar el FP a la salida de un rectificador de onda completa no controlado, se presenta en [12]. La operación en lazo cerrado se realiza por medio de un PI clásico de voltaje de salida. En ese trabajo no se cuantifica la mejora del FP, ni se define claramente el proceso de diseño de las etapas de potencia y control.

En [13] se reporta un sistema AC-DC que utiliza múltiples celdas rectificadoras, cada una compuesta por dos rectificadores de onda completa y un convertidor DC/DC aislado y no controlado. Las celdas están conectadas en forma apilada para dividir la tensión de entrada AC, y a la salida se emplea un convertidor boost con un controlador en lazo cerrado no especificado. Otro trabajo con convertidor boost, pero esta vez en modo intercalado, se presenta en [14]. Ese convertidor se conecta a la salida del rectificador y se controla por medio de PID clásicos de voltaje y corriente en cascada, sin que se detalle su diseño. Finalmente, se establece un FP cercano a 1 y se regula la tensión de salida. Otro convertidor SEPIC, pero esta vez controlado por modos deslizantes, se reporta en [15], donde el convertidor se describe por un modelo simplificado de segundo orden que induce error en estado estable en el voltaje de salida, y se regula con controladores de voltaje y corriente en cascada usando modos deslizantes. Lamentablemente, la selección de los parámetros del convertidor y los controladores no se describen.

Para mejorar el FP de un sistema AC-DC-AC que alimenta un motor DC sin escobillas (BLDC), en [16] se utiliza un filtro LC seguido de un convertidor no aislado, el cual está formado por un MOSFET, un diodo, un inductor y un condensador con control fuzzy. El convertidor opera en modo de conducción discontinua; sin embargo, los procesos de diseño del

controlador y la etapa de potencia se especifican. Otro trabajo reporta nuevamente un convertidor boost conectado a la salida de un rectificador monofásico de puente completo [17], en este caso usando un control de voltaje inteligente basado en un sistema de inferencia neuronal-fuzzy adaptativo. Ese sistema lleva el factor de potencia a casi la unidad y mejora la THD. No se describe el diseño de la etapa de potencia, pero si hay un diagrama de flujo de la estructura del algoritmo, aunque no los detalles de su implementación.

La transferencia de potencia inalámbrica también requiere corrección del FP como se muestra en [18], pero el sistema utiliza el convertidor boost tradicional y un controlador PI clásico. De esta forma, se diseña el control del lazo de corriente que garantiza un FP casi unitario en el rectificador, el cual alimenta un inversor que se encarga de generar una señal de alta frecuencia para la transferencia inalámbrica de potencia. Otro sistema que utiliza un circuito integrado pre-regulador del FP, el UC3854, se presenta en [19]. Este trabajo se basa en la topología boost, logrando un FP entre 0.8 y 1.0. En esa aplicación los controladores digitales de corriente y voltaje se implementan en una FPGA, pero se especifica su estructura y diseño, y se requiere además de un convertidor buck síncrono para regular la tensión a la salida.

Otro control inteligente sobre un convertidor boost se reporta en [20], donde su control de voltaje se basado en lógica difusa, y se tiene un control de corriente predictivo. Con estos controladores en cascada se corrige el FP de un rectificador de puente completo. Por otra parte, en [21] se utilizan dos convertidores conmutados DC-DC en cascada, un boost y un buck, los cuales se integran para corregir el FP y regular la tensión a la salida. No hay explícitamente un puente rectificador, ya que esta función la realiza el convertidor boost, y el sistema solo se prueba en lazo abierto.

El diseño e implementación de un sistema de control basado en modos deslizantes para corregir el FP con un convertidor boost se reporta en [22]. Ese sistema usa un controlador lineal en el lazo de voltaje y otro por modos deslizantes en el lazo de corriente, el cual garantiza la estabilidad del sistema. Otra aplicación basada en un convertidor boost, pero en topología intercalada con conmutación a voltaje cero (ZVS) a la salida de un rectificador no controlado, se trata en [23]. Los autores emplean un compensador basado en el circuito integrado TL431, pero sin especificar detalles de la configuración utilizada. Finalmente,

para diferentes condiciones de carga se reportan FPs por encima de 0.9.

Es claro el amplio uso del convertidor boost en la corrección activa del FP. Sin embargo, el carácter de elevador de este convertidor restringe el corrector a aplicaciones en las cuales se requiera un voltaje DC mayor al voltaje a la salida del puente rectificador. Otras aplicaciones usan convertidores SEPIC o Cuk para proveer voltajes bajos a lámparas LED, pero no se discute un procedimiento general de diseño. En términos de control, la estructura PI se utiliza ampliamente debido a su simplicidad, pero controladores más complejos, basados en modos deslizantes, aseguran estabilidad global, lo cual no es posible con controladores lineales (PI, PID).

Este artículo busca proveer una solución general para rectificación de voltaje con corrección de factor de potencia. La etapa de potencia se basa en un convertidor Cuk, donde su inductor de entrada regula la corriente rectificadora, y su inductor de salida reduce la inyección de contenido armónico a la carga DC. El sistema de control se basa en modos deslizantes para proveer estabilidad global en cualquier voltaje de salida, incluso a corrientes cercanas a cero. Asimismo, el convertidor Cuk y el controlador en modos deslizantes permiten suplir voltajes DC mayores o menores al voltaje pico de la red, soportando así aplicaciones elevadoras y reductoras. Finalmente, se propone un procedimiento sistemático de diseño, el cual asegura cumplir los requerimientos de la aplicación.

El artículo está organizado en el siguiente orden: se presenta el modelo matemático, posteriormente el control de corriente y la prueba de su estabilidad, el sistema para corregir el FP y el controlador de voltaje. Luego se discute el cálculo de los componentes del convertidor, y se sintetiza el proceso de diseño. Finalmente se presentan y discuten los resultados y las conclusiones.

2. MODELO ELÉCTRICO Y MATEMÁTICO

El esquema eléctrico del rectificador con corrección de factor de potencia, basado en el convertidor Cuk, se presenta en la Fig. 2. El circuito utiliza un rectificador de puente completo para conectar la red AC con el convertidor Cuk, lo que impone un voltaje unipolar v_{rec} a la entrada del convertidor. La salida del convertidor Cuk se conecta con la carga, cuya impedancia se modela como Z_{dc} .

El esquema también describe los bloques del sistema de control: primero, se tiene un control de

corriente, el cual se encarga de definir la corriente del inductor L_1 para regular la corriente del rectificador de puente completo; segundo, se tiene una estrategia de corrección de factor de potencia, la cual define la corriente de referencia i_r para el control de corriente; finalmente, se tiene un control de voltaje que regula la carga, este controlador define el valor pico i_{pk} de la corriente impuesta al rectificado por L_1 .




Fig. 2. Rectificador basado en convertidor Cuk con regulación de voltaje y corrección de factor de potencia. **Fuente:** elaboración propia.

Las ecuaciones diferenciales de las corrientes de los inductores (i_1 para L_1 e i_2 para L_2) se reportan en (1) y (2) para la condición $u = 1$ de la señal de control. De forma similar, las ecuaciones diferenciales para los voltajes del condensador intermedio C_1 (llamado v_{Ci}) y del condensador C_{dc} (llamado v_{dc}) se reportan en (3) y (4).

$$\frac{di_1}{dt} = \frac{v_{rec}}{L_1} \quad (1)$$

$$\frac{di_2}{dt} = \frac{-v_{dc} + v_{Ci}}{L_2} \quad (2)$$

$$\frac{dv_{Ci}}{dt} = \frac{-i_2}{C_1} \quad (3)$$

$$\frac{dv_{dc}}{dt} = \frac{i_{2i} - v_{dc}/Z_{dc}}{C_1} \quad (4)$$

Las ecuaciones diferenciales de las corrientes de los inductores y los voltajes de los condensadores, para la condición $u = 0$ de la señal de control, se reportan en (5)-(8):

$$\frac{di_1}{dt} = \frac{v_{rec} - v_{Ci}}{L_1} \quad (5)$$

$$\frac{di_2}{dt} = \frac{-v_{dc}}{L_2} \quad (6)$$

$$\frac{dv_{Ci}}{dt} = \frac{i_1}{C_1} \quad (7)$$

$$\frac{dv_{dc}}{dt} = \frac{i_{2i} - v_{dc}/Z_{dc}}{C_1} \quad (8)$$

Combinando las ecuaciones diferenciales para las dos posibles condiciones de la señal de control ($u = 1$ y $u = 0$) se obtiene el modelo conmutado del sistema de potencia:

$$\frac{di_1}{dt} = \frac{v_{rec} - v_{Ci} \cdot \bar{u}}{L_1} \quad (9)$$

$$\frac{di_2}{dt} = \frac{-v_{dc} + v_{Ci} \cdot u}{L_2} \quad (10)$$

$$\frac{dv_{Ci}}{dt} = \frac{-i_2 \cdot u + i_1 \cdot \bar{u}}{C_1} \quad (11)$$

$$\frac{dv_{dc}}{dt} = \frac{i_{2i} - v_{dc}/Z_{dc}}{C_1} \quad (12)$$

El promedio de la señal de control u dentro del período de conmutación T_{sw} es igual al ciclo de trabajo del convertidor, tal y como se describe en (13). Por lo tanto, el modelo promediado del sistema de potencia es el siguiente:

$$d = \int_0^{T_{sw}} u dt \quad (13)$$

$$\frac{di_1}{dt} = \frac{v_{rec} - v_{Ci} \cdot (1 - d)}{L_1} \quad (14)$$

$$\frac{di_2}{dt} = \frac{-v_{dc} + v_{Ci} \cdot d}{L_2} \quad (15)$$

$$\frac{dv_{Ci}}{dt} = \frac{-i_2 \cdot d + i_1 \cdot (1 - d)}{C_1} \quad (16)$$

$$\frac{dv_{dc}}{dt} = \frac{i_2 - v_{dc}/Z_{dc}}{C_1} \quad (17)$$

Las relaciones eléctricas de estado estable se obtienen analizando el modelo promediado con las derivadas iguales a cero, obteniendo las siguientes ecuaciones:

$$v_{rec} = v_{Ci} \cdot (1 - d) \quad (18)$$

$$v_{dc} = v_{Ci} \cdot d \quad (19)$$

$$i_2 \cdot d = i_1 \cdot (1 - d) \quad (20)$$

$$i_2 = i_o = v_{dc}/Z_{dc} \quad (21)$$

3. METODOLOGÍA DE SOLUCIÓN

El diseño del sistema de rectificación tiene en cuenta cuatro etapas: el diseño del sistema de control de corriente, la corrección del factor de potencia, el diseño del control de voltaje, y el diseño de los elementos del convertidor.

3.1. Control de corriente

El control de corriente se realiza utilizando la técnica de modos deslizantes, la cual provee robustez ante variaciones paramétricas, permite señales de control binarias, y asegura la estabilidad global de sistemas no-lineales [24]; estas características hacen ideal esta técnica de control para aplicaciones en electrónica de potencia.

El control por modos deslizantes (CMD) requiere definir una función de conmutación S_x para imponer el comportamiento deseado del sistema, lo cual se asegura forzando la función de conmutación a estar dentro de una superficie de deslizamiento $S_x = 0$. Debido a que el control de corriente debe regular la corriente del rectificador, la cual es igual a la corriente i_1 , la función de conmutación S_x y la superficie de deslizamiento de esta aplicación se definen como se reporta en (22). Asimismo, la derivada de S_x se reporta en (23), la cual es necesaria para los análisis de estabilidad.

$$S_x = \{i_1 - i_r\} \wedge S_x = 0 \quad (22)$$

$$\frac{dS_x}{dt} = \frac{v_{rec} - v_{ci} \cdot \bar{u}}{L_1} \quad (23)$$

El análisis de estabilidad del CMD para convertidores de potencia requiere la evaluación de tres criterios [24]: condición de transversalidad, condición de alcanzabilidad, y condición de control equivalente.

3.1.1. Condición de transversalidad

La condición de transversalidad evalúa la presencia de la variable de control (u) dentro de la derivada de la función de conmutación, lo que permite modificar la trayectoria del sistema. Esta condición se formaliza con la siguiente expresión:

$$\frac{d}{du} \left(\frac{dS_x}{dt} \right) \neq 0 \quad (24)$$

Evaluando la condición (24) con la derivada de S_x (23) confirma la condición de transversalidad:

$$\frac{d}{du} \left(\frac{dS_x}{dt} \right) = \frac{v_{ci}}{L_1} > 0 \quad (25)$$

Por otra parte, el signo de la transversalidad provee información sobre el efecto de la variable de control en la derivada de S_x :

- Valor positivo: implica que un cambio positivo en u (0 a 1) produce una derivada de S_x positiva, y un cambio negativo en u (1 a 0) produce una derivada de S_x negativa; i.e. una acción directa.
- Valor negativo: implica que un cambio positivo en u (0 a 1) produce una derivada de S_x negativa, y un cambio negativo en u (1 a 0) produce una derivada de S_x positiva; i.e. una acción inversa.

Por lo tanto, en este caso, el CMD basado en (22) tiene una acción directa.

3.1.2. Condición de alcanzabilidad

La condición de alcanzabilidad evalúa la capacidad del CMD para alcanzar la superficie de deslizamiento $S_x = 0$ a partir de cualquier condición de operación. Esto se analiza de la siguiente forma:

- Si el sistema opera bajo la superficie ($S_x < 0$), la derivada de S_x debe ser positiva para poder alcanzar la superficie $S_x = 0$. Teniendo en cuenta que el sistema tiene una acción directa, la representación matemática es:

$$\lim_{S_x \rightarrow 0^-} \frac{dS_x}{dt} \Big|_{u=1} > 0 \quad (26)$$

- De forma similar, si el sistema opera sobre la superficie ($S_x > 0$), la derivada de S_x debe ser negativa para poder alcanzar $S_x = 0$:

$$\lim_{S_x \rightarrow 0^+} \frac{dS_x}{dt} \Big|_{u=0} < 0 \quad (27)$$

Evaluando (26) y (27) con la derivada de S_x reportada en (23) se confirma el cumplimiento de las dos condiciones de alcanzabilidad:

$$\begin{aligned} \lim_{S_x \rightarrow 0^-} \frac{dS_x}{dt} \Big|_{u=1} &= \frac{v_{rec}}{L_1} > 0 \\ \lim_{S_x \rightarrow 0^+} \frac{dS_x}{dt} \Big|_{u=0} &= \frac{v_{rec} - v_{ci}}{L_1} < 0 \end{aligned} \quad (28)$$

3.1.3 Condición de control equivalente

La condición de control equivalente evalúa si el promedio u_{eq} de la señal de control u está limitado por los valores de u . Para convertidores de potencia los valores de u son 1 y 0, y el promedio de la señal de control corresponde al ciclo de trabajo (13). Por lo tanto, la condición de control equivalente evalúa la saturación del ciclo de trabajo:

$$0 < u_{eq} = d < 1 \quad (29)$$

Sira-Ramírez demostró en [24] que un CMD que cumple simultáneamente las condiciones de transversalidad y alcanzabilidad también cumple la condición de control equivalente. Por lo tanto, el CMD basado en (22) es globalmente estable, ya que la variable de control define la trayectoria del sistema (transversalidad), el sistema llega a la superficie $S_x = 0$ a partir de cualquier punto de operación (alcanzabilidad), y luego de ingresar a la superficie no sale de ella (control equivalente).

Finalmente, la estabilidad del CMD garantiza que $S_x = 0$ en toda condición de operación, lo que implica que $i_1 = i_r$. Es decir, la corriente del rectificador es definida por i_r .

3.2. Corrección del factor de potencia

La corrección del factor de potencia se realiza asegurando que la forma de onda de la corriente del rectificador sea igual a la forma de onda del voltaje rectificado; esto implica que las formas de onda de la corriente (i_g) y el voltaje (v_g) de la red AC sean iguales y estén en fase, asegurando así un factor de potencia próximo a la unidad.

El procedimiento de corrección de factor de potencia se ilustra en la Fig. 3, donde la forma de onda del voltaje rectificado (v_{rec}) se obtiene normalizando la medida v_{rec} con respecto al voltaje pico de la red (v_{pk}). La amplitud de la forma de onda de corriente la define el control de voltaje, el cual se discute en la Subsección 3.3. El diagrama de la Fig. 3 considera el convertidor Cuk bajo el control del CMD de corriente, por lo que su comportamiento se representa usando dos fuentes controladas de corriente; la primera modela el control de corriente $i_1 = i_r$, y la segunda modela la corriente $i_2 = i_1 \cdot (1-d)/d = i_r \cdot (1-d)/d$ definida por la relación estable (20).




Fig. 3. Rectificador considerando el comportamiento del CDM y la estrategia de corrección del factor de potencia. **Fuente:** elaboración propia.

La forma de onda de la corriente i_r impuesta por el corrector de factor de potencia se reporta en (30), la cual es una onda senoidal rectificada con amplitud i_{pk} y una frecuencia de la red AC f_g . Por lo tanto, se garantiza un factor de potencia próximo a la unidad.

$$i_r = i_{pk} \cdot |\sin(2 \cdot \pi \cdot f_g \cdot t)| \quad (30)$$

El promedio de la corriente i_r y voltaje v_{rec} dentro del periodo de conmutación se reportan en (31) y (32), donde v_{pk} es el voltaje pico de la red AC.

$$\langle i_r \rangle = \int_0^{T_{sw}} i_r dt = \frac{2 \cdot i_{pk}}{\pi} \quad (31)$$

$$\langle v_{rec} \rangle = \int_0^{T_{sw}} v_{rec} dt = \frac{2 \cdot v_{pk}}{\pi} \quad (32)$$

Finalmente, el sistema de corrección de factor de potencia impone un ciclo de trabajo promedio (dentro del periodo de conmutación), calculado a partir de (18), (19) y (32) igual a:

$$\langle d \rangle = \frac{v_{dc} \cdot \pi}{v_{dc} \cdot \pi + 2 \cdot v_{pk}} \quad (33)$$

3.3. Condensador de salida C_{dc} y control de voltaje

La oscilación de voltaje en la salida DC (v_{dc}), denominada por Δv_{dc} , se calcula a partir de la corriente de la carga i_o y la capacitancia de salida C_{dc} . La ecuación de diseño del condensador C_{dc} se discute en [25] para proveer la relación (34), donde $\epsilon_{dc} = \Delta v_{dc}/v_{dc}$ corresponde al porcentaje de rizado aceptable en la salida DC, i.e. en el voltaje aplicado a la carga:

$$C_{dc} = \frac{i_o}{4 \cdot \pi \cdot f_g \cdot \epsilon_{dc} \cdot v_{dc}} \quad (34)$$

A partir del modelo de la Fig. 3 se obtiene que la corriente de salida del convertidor Cuk es $i_r \cdot (1 - \langle d \rangle)/\langle d \rangle$, lo lleva a la siguiente función de transferencia entre el voltaje DC y la corriente de referencia i_r :

$$\frac{v_{dc}}{i_r} = \frac{Z_{dc}}{Z_{dc} \cdot C_{dc} \cdot s + 1} \quad (35)$$

Teniendo en cuenta el valor promedio de la corriente i_r reportado en (31), así como el ciclo de trabajo promedio reportado en (33), y la relación $Z_{dc} = v_{dc}/i_o$ obtenida a partir de la Fig. 3, se modifica (35) para obtener la función de transferencia entre el voltaje DC y la corriente pico i_{pk} reportada en (36).

$$G_{dc} = \frac{v_{dc}}{i_{pk}} = \frac{\left(\frac{4 \cdot v_{pk}}{\pi^2 \cdot i_o} \right)}{\frac{s}{4 \cdot \pi \cdot f_g \cdot \epsilon_{dc}} + 1} \quad (36)$$

La función de transferencia G_{dc} no depende del voltaje DC que se desea imponer a la carga, y solo depende de las características de la red AC (v_{pk} y f_g), el porcentaje aceptable de rizado, y del consumo máximo de la carga. Por lo tanto, G_{dc} se debe parametrizar utilizando los datos de la aplicación en particular para diseñar el controlador de voltaje, por ejemplo, una estructura PI con un ancho de banda menor a la frecuencia de la red.

3.4. Diseño de la frecuencia de conmutación, inductores y condensador intermedio C_i

El CMD no tienen una limitación en la frecuencia de conmutación, lo que hace imposible su implementación utilizando MOSFETs reales. Esto se soluciona introduciendo una histéresis en la superficie de deslizamiento, limitando así la frecuencia de conmutación máxima [24]. Por lo tanto, la superficie de deslizamiento definida en (22) se implementa introduciendo la banda de histéresis $[-\Delta S_x, +\Delta S_x]$:

$$-\Delta S_x \leq S_x \leq +\Delta S_x \quad (37)$$

Teniendo en cuenta que la función de conmutación es $S_x = i_1 - i_r$, y que i_r es una señal sin rizado de conmutación, se tiene que el rizado de conmutación en i_1 (Δi_1) es igual al límite en la banda de histéresis ($\Delta S_x = \Delta i_1$).

El rizado de conmutación en i_1 se calcula a partir de la ecuación (1) para el tiempo $d \cdot T_{sw}$, donde la máxima amplitud de Δi_1 se obtiene en la condición pico de v_{rec} , i.e. $v_{rec} = v_{pk}$. Asimismo, el ciclo de trabajo instantáneo para esa condición máxima es $d_{pk} = v_{dc}/(v_{dc} + v_{pk})$. Teniendo en cuenta las condiciones anteriores, y definiendo la frecuencia de conmutación como $F_{sw} = 1/T_{sw}$, la máxima amplitud de Δi_1 es:

$$\Delta i_1 = \frac{v_{dc} \cdot v_{pk}}{2 \cdot L_1 \cdot F_{sw} \cdot (v_{pk} + v_{dc})} \quad (38)$$

Con el objetivo de limitar la THD introducida a la red AC, el rizado en $\Delta i_1 = \Delta S_x$ se define como un porcentaje $\epsilon_{i1} = \Delta i_1 / i_{pk}$ de la corriente pico impuesta al rectificador. En [25] se calcula la corriente de salida de un rectificador $i_o = v_{pk} \cdot i_{pk} / (2 \cdot v_{dc})$, con lo cual el límite de la banda de histéresis se calcula como se reporta en (39), donde ϵ_{i1} se define de acuerdo con el THD requerido, por ejemplo $\epsilon_{i1} = 2.5\%$ (rizado pico-pico del 5%).

$$\Delta S_x = \Delta i_1 = \epsilon_{i1} \cdot \frac{2 \cdot v_{dc} \cdot i_o}{v_{pk}} \quad (39)$$

A partir de (38), y considerando el valor $\Delta i_1 = \Delta S_x$ obtenido en (39), el inductor L_1 se calcula usando (40) para imponer una frecuencia máxima F_{sw} .

$$L_1 = \frac{v_{dc} \cdot v_{pk}}{2 \cdot \Delta S_x \cdot F_{sw} \cdot (v_{pk} + v_{dc})} \quad (40)$$

La ecuación (11) describe que la corriente del condensador intermedio C_i depende de i_1 e i_2 . Por lo tanto, el diseño del inductor L_2 se realiza para imponer un balance de rizados de corriente en C_i . El rizado de corriente en L_2 (Δi_2) se calcula a partir de la ecuación (6) para el tiempo $(1-d) \cdot T_{sw}$, y aplicando las mismas condiciones consideradas para el diseño de L_1 , la condición $\Delta i_2 = \Delta i_1$ requiere $L_2 = L_1$ para obtener el balance de rizados de corriente en C_i .

El rizado de conmutación en C_i se calcula a partir de la ecuación (3) para el tiempo $d \cdot T_{sw}$, donde la máxima amplitud de Δv_{Ci} se obtiene también en la condición pico de v_{rec} . Este diseño se basa en definir el rizado como un porcentaje ϵ_{Ci} del valor estable de v_{Ci} , i.e. $\epsilon_{Ci} = \Delta v_{Ci} / v_{Ci}$, donde el valor pico de $v_{Ci} = v_{dc} + v_{pk}$ se calcula a partir de (19). Aplicando las mismas condiciones consideradas para el diseño de los elementos anteriores, y considerando que el valor medio de i_2 es i_o como se reporta en (21), el valor de C_i para asegurar el rizado máximo deseado es:

$$C_i = \frac{i_o \cdot v_{dc}}{\epsilon_{Ci} \cdot F_{sw} \cdot (v_{pk} + v_{dc})^2} \quad (41)$$

3.5. Síntesis del procedimiento de diseño

El procedimiento de diseño se resume en los siguientes pasos:

1. Definir los requerimientos de la aplicación: voltaje pico y frecuencia de la red AC (v_{pk} y f_g), porcentaje de rizado aceptable en la corriente de la red AC (ϵ_{i1}), voltaje DC requerido (v_{dc}), porcentaje de rizado aceptable en la salida DC (ϵ_{dc}), máxima corriente de la carga (i_o), máximo porcentaje de rizado en el condensador intermedio (ϵ_{Ci}), y la máxima frecuencia de conmutación (F_{sw}).
2. Calcular ΔS_x usando (39).
3. Calcular L_1 usando (40) y seleccionar $L_2 = L_1$.
4. Calcular C_i usando (38).
5. Calcular C_{dc} usando (34).
6. Calcular la función de transferencia G_{dc} usando (36).
7. Diseñar el controlador de voltaje G_{cv} usando G_{dc} , por ejemplo, una estructura PI con un ancho de banda menor a la frecuencia de la red.

4. RESULTADOS Y DISCUSIÓN

La verificación del proceso propuesto para diseño y control del rectificador Cuk se realiza con dos casos de estudio, el primero en modo elevador y el segundo en modo reductor. Los criterios de diseño generales de los casos de estudio se reportan en la Tabla 1, donde una red AC de 120 V RMS se utiliza para atender una carga DC con un consumo de corriente de 1 A. El rizado de corriente se define igual a 2.5 % para limitar el THD inyectado a la red, y los rizados de voltaje se limitan a 5 % para proveer una alta calidad de suministro a la carga. Asimismo, el tiempo de regulación del voltaje DC (t_s) se limita a cinco ciclos de la red, y el sistema de control se limitará a un quinto de la frecuencia de red para garantizar un correcto desempeño.

El primer caso de estudio (modo elevador) considera un voltaje DC $v_{dc} = 340$ V, y el segundo caso de estudio (modo reductor) considera un voltaje DC $v_{dc} = 85$ V. Luego de aplicar el procedimiento descrito en la Sección 3.5 se obtienen los parámetros reportados en la Tabla 2. Es de notar que la banda de histéresis se reduce al reducir el voltaje DC, lo que busca mantener el límite de la distorsión armónica en relación con la reducción de la corriente pico de la red. Asimismo, se observa el incremento de las inductancias para proveer la misma frecuencia de conmutación. Por otra parte, el valor del condensador intermedio se mantiene casi constante, lo cual se debe al balance de rizados de corriente entre los inductores. De forma contraria, el condensador de salida se incrementa para mantener la relación del rizado de voltaje en respuesta a la reducción del voltaje DC.

Finalmente, y como se anticipó en la Sección 3.3, la función de transferencia para diseñar el control de voltaje (G_{dc}) se mantiene igual. Para la implementación, el inductor L_1 soporta el voltaje y corriente rectificadas, el inductor L_2 soporta el voltaje y corriente DC; el condensador C_1 soporta el voltaje de la red dividido por 1-d y las corrientes de los inductores, y C_{dc} soporta el voltaje DC y los transitorios de corriente. Finalmente, los MOSFETs soportan las corrientes de los inductores.

El controlador de voltaje G_{cv} se diseñó con una estructura PI, utilizando la herramienta *sisotool()* de Matlab, para imponer un tiempo de estabilización igual a 83.33 ms y un ancho de banda de 12 Hz; dependiendo de la aplicación, la estructura del controlador y sus criterios de diseño pueden modificarse. En todo caso, debido a que la función de transferencia G_{dc} es la misma, el mismo

controlador G_{cv} se utiliza para regular el voltaje DC en los dos casos de estudio; inclusive este controlador se puede utilizar para cualquier voltaje DC, siempre que la corriente de carga máxima sea la misma, de lo contrario, la función de transferencia G_{dc} y el controlador G_{cv} deberán modificarse.

La validación de estos diseños se realizó utilizando simulaciones detalladas en el simulador de electrónica de potencia PSIM; la Fig. 4 presenta el esquema eléctrico implementado en el simulador. El circuito describe la implementación del CMD de corriente y la corrección de factor de potencia: el CMD se implementa usando un comparador con histéresis formado por dos comparadores clásicos y un flip-flop S-R; asimismo, se incluye un sumador que se puede implementar con amplificadores operacionales. La corrección de factor de potencia usa un sensor de voltaje con ganancia 1/169.7, implementable con un divisor de voltaje y amplificadores operacionales. Finalmente, la forma de onda de corriente se impone con un multiplicador analógico, el cual está disponible como circuito integrado, por ejemplo [26].

Tabla 1: Criterios generales para los casos de estudio.

Criterio	Valor
V_{pk} - Voltaje pico de la red	169.7 V (120 V _{RMS})
f_g - Frecuencia de la red	60 Hz
F_{sw} - Máxima frecuencia de conmutación	50 kHz
i_o - Máxima corriente de la carga	1 A
ϵ_{i1} - Porcentaje de rizado en la red	2.5 %
ϵ_{dc} - Porcentaje de rizado en la salida DC	5 %
ϵ_{ci} - Porcentaje de rizado en C_1	5 %
t_s - Tiempo de estabilización de v_{dc}	$5/f_g = 83.33$ ms
BW - Ancho de banda del controlador de v_{dc}	$f_g/5 = 12$ Hz

Fuente: elaboración propia

Tabla 2: Parámetros calculados para los casos de estudio.

Parámetro	Caso 1	Caso 2
v_{dc} - Voltaje DC	340 V	85 V
ΔS_x - Banda de histéresis de S_x	100 mA	25 mA
L_1, L_2 - Inductores	11.3 mH	22.6 mH
C_1 - Condensador intermedio	523.5 nF	524.1 nF

C_{dc} - Condensador de salida	78.1 mF	312.1 mF
G_{dc} - Función de transferencia para diseñar el control de voltaje	$\frac{68.78}{0.02653 \cdot s + 1}$	
G_{cv} - Controlado de voltaje	$\frac{0.015 \cdot (s + 100)}{s}$	

Fuente: elaboración propia.




Fig. 4. Esquema eléctrico para simulación detallada en el software PSIM. Fuente: elaboración propia.

El control de voltaje utiliza un sensor de voltaje diferencial, el cual se implementa con amplificadores operacionales, un restador y un circuito PI, los cuales también se basan en amplificadores operacionales. Finalmente, el circuito considera la carga como un equivalente Norton, lo que permite simular cambios en el consumo de la carga.

Los resultados de simulación para el Caso 1 (modo elevador) se reportan en la Fig. 5, donde el voltaje promedio de la carga (v_{dc}) se regula correctamente a 340 V, y el rizado de voltaje para el máximo consumo de corriente (1 A) es del 5 % (17 V) tal y como se define en la Tabla 1. La simulación considera un cambio en la corriente de carga del 50 % (de 0.68 A a 1.02 A), donde se observa la correcta regulación de v_{dc} y su estabilización en el tiempo definido en la Tabla 1 (5 ciclos de la red, esto es, 83.33 ms). Finalmente, la simulación también presenta la corriente y voltaje de la red AC, donde la corriente se amplifica 20 veces para permitir su comparación visual con el voltaje. El software PSIM calculó el PF y la THD, obteniendo resultados satisfactorios: el PF es muy próximo a la unidad (0.9987) y el THD es bajo (4.19 %), con lo cual se confirma la corrección del factor de potencia deseada y la adecuada regulación del voltaje en la carga para condiciones de elevación.

Los resultados de simulación para el Caso 2 (modo reductor) se reportan en la Fig. 6, donde el voltaje promedio de la carga (v_{dc}) se regula correctamente a 85 V, y el rizado de voltaje para el máximo consumo de corriente (1 A) es del 5 % (4.25 V) tal y como se define en la Tabla 1. Al igual que en la simulación del Caso 1, la corriente de carga presenta un cambio

del 50 % (de 0.68 A a 1.02 A), donde el controlador de voltaje asegura un tiempo de estabilización de 5 ciclos de la red, cumpliendo así lo definido en la Tabla 1. En este caso la corriente de la red se amplifica 80 veces para permitir su comparación visual con el voltaje, y el software PSIM reporta un PF igual al del Caso 1 (0.9987) y un THD = 3.89 %, lo que confirma la corrección del factor potencia y la regulación del voltaje en la carga para condiciones de reducción.




Fig. 5. Simulación detallada del rectificador Cuk para el Caso 1 (modo elevador, $v_{dc} = 340$ V). Fuente: elaboración propia.

Los resultados de simulación para los Casos 1 y 2 confirman el correcto desempeño del proceso propuesto para el diseño y control del rectificador Cuk, tanto en modo elevador como reductor. Por lo tanto, el procedimiento propuesto es una solución general para diseñar un rectificador con corrección de factor de potencia aplicable a cualquier voltaje de salida. Asimismo, las simulaciones confirman la operación con una distorsión muy baja hacia la red, y sin degradar su factor de potencia.




Fig. 6. Simulación detallada del rectificador Cuk para el Caso 2 (modo reductor, $v_{dc} = 85$ V). Fuente: elaboración propia.

Con el objetivo de comparar con otras soluciones, se analizan diferentes circuitos comerciales. Por ejemplo, el circuito integrado UCC28064A [27] provee corrección de factor de potencia y regulación de voltaje. Ese circuito se basa en un convertidor boost, por lo que no puede suplir aplicaciones que requieran reducción de voltaje. De forma similar, el circuito integrado LM3447 [28] también provee corrección de factor de potencia, pero basado en una topología flyback. En todo caso, ese circuito está diseñado para suplir drivers de lámparas LED, por lo que la relación de vueltas del transformador se define para condiciones de reducción, y el sistema de control está ajustado a los requerimientos de lámparas LED. Además, el detalle de los controladores en estos circuitos integrados (al igual que en otras soluciones comerciales) no se describen detalladamente, por lo que no es posible su reproducción exacta, y su ajuste a otras aplicaciones es difícil. Por lo tanto, los circuitos integrados UCC28064A y LM3447 no proveen soluciones generales para rectificadores elevadores/reductores con corrección de FP.

Debido a lo anterior, la comparación de desempeño se realiza contra una solución PI clásica. Para proveer una comparación justa, se utiliza el mismo controlador de voltaje reportado en la Tabla 2, lo que asegura el mismo tiempo de estabilización (5 ciclos de la red). El controlador PI para la corriente i_1 se diseñó con un modelo linealizado, en pequeña señal, de las ecuaciones promediadas (14)-(17); esta linealización se realiza para el Caso 1 (modo elevador, $v_{dc} = 340$ V). Luego, el modelo linealizado se usa para calcular el controlador C_{PI} reportado en (42), el cual impone un ancho de banda de lazo cerrado igual a $1/5$ de la frecuencia de conmutación. Ese es el máximo ancho de banda viable a partir de un modelo lineal, ya que valores mayores generan sobre-modulación, incrementado en THD.

$$C_{PI} = \frac{0.27 \cdot (s + 10000)}{s} \quad (42)$$

La figura 7 reporta los resultados de simulación, donde el valor medio de v_{dc} se regula a 340 V, y el rizado de voltaje es 5 % (17 V), estando de acuerdo con lo definido en la Tabla 1. Así como en las simulaciones anteriores, esta prueba considera un cambio de carga del 50 %, donde la correcta regulación de v_{dc} es evidente. En este caso el FP es aceptable y próximo al desempeño de la solución propuesta (0.9980); lamentablemente, el THD es 5.06 %, siendo un 20.8 % mayor al THD que provee la solución propuesta (reportado en Figura 5). Adicionalmente, el THD de la solución PI no

cumple con el límite recomendado por el IEEE Std. 2800-2022 (5 %) [29].




Fig. 7. Simulación detallada del rectificador Cuk para el Caso 1 con un controlador de corriente PI. **Fuente:** elaboración propia.

Esa condición de alto THD de la solución PI se genera por la saturación del ciclo de trabajo, la cual se produce cuando el controlador PI opera cerca de 0 V. Esto es el resultado de operar lejos de la condición de linealización, lo cual es imposible de evitar ya que el voltaje de la red presenta valores cercanos a cero y al valor pico. Finalmente, cambiar el voltaje DC a 85 V, o cualquier otro valor, requerirá recalcular el modelo linealizado, y por tanto rediseñar el controlador C_{PI} (42). Este procedimiento no es necesario con la solución propuesta, ya que tanto el controlador deslizante de corriente como el de voltaje son generales para cualquier voltaje DC.

5. CONCLUSIONES Y TRABAJOS FUTUROS

En este artículo se presentó el diseño de un rectificador elevador/reductor, basado en un convertidor Cuk, y su sistema de control para corregir el factor de potencia y mitigar los armónicos de corriente producidos por cargas activas no-lineales. El ejemplo de aplicación demostró la efectividad del diseño para garantizar porcentajes de rizado en la red, la carga y el condensador del convertidor.

El diseño también mostró efectividad produciendo un factor de potencia prácticamente igual a la unidad, regulando el voltaje de salida en el número de ciclos definidos después de un cambio de carga del 50 %, y mitigando los armónicos de corriente. El

sistema ha sido probado para voltajes de carga mayor ($340 v_{dc}$) y menor ($85 v_{dc}$) al voltaje pico de la red AC ($120 v_{rms}$), esto gracias a la capacidad del convertidor Cuk y el sistema de control. Dado que la validación eléctrica utilizando el software PSIM garantiza los resultados obtenidos, es posible continuar esta investigación diseñando e implementando experimentalmente el rectificador elevador reductor con corrección del factor de potencia.

RECONOCIMIENTO

Este trabajo fue soportado por Minciencias (1150-938-100864), Universidad Nacional de Colombia (59803), y la Institución Universitaria ITM (RC 112721-394-2023) dentro del programa de investigación “TULATO” – Proyecto 105895.

REFERENCIAS

- [1] W. Hofmann, J. Schlabbach, and W. Just, *Reactive Power Compensation*. Wiley, 2012.
- [2] A. Abramovitz and S. Ben-Yaakov, “Current spectra translation in single phase rectifiers: implications to active power factor correction,” *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 44, no. 8, pp. 771–775, Aug. 1997.
- [3] W. G. Hurley, “Fundamentals of power factor correction,” *Int. J. of Electrical Engineering Education*, vol. 31, no. 3, pp. 213–229, 1994.
- [4] ON Semiconductor, *Power Factor Correction (PFC) Handbook -- Choosing the Right Power Factor Controller Solution*. Denver: Semiconductor Components Industries, 2014.
- [5] IEC, “IEC 61000-3-2 Electromagnetic compatibility (EMC) – Part 3-2: Limits – Limits for harmonic current emissions,” Geneva, Jan. 2018.
- [6] K. Wu, “The comparison and choice of several power factor correction methods,” in *2006 IEEE Vehicle Power and Propulsion Conference, VPPC 2006*, 2006.
- [7] J. R. Ortiz-Castrillón, G. E. Mejía-Ruíz, N. Muñoz-Galeano, J. M. López-Lezama, and S. D. Saldarriaga-Zuluaga, “Pfc single-phase ac/dc boost converters: Bridge, semi-bridgeless, and bridgeless topologies,” *Applied Sciences*, vol. 11, no. 16, 2021.
- [8] K. ÖRÜKLÜ and D. YILDIRIM, “A peak current mode controlled sepic led driver design considering power factor and flicker,” *Eskişehir Technical University Journal of Science and Technology A - Applied Sciences and Engineering*, vol. 23, no. 1, pp. 109–125, Mar. 2022.
- [9] L. Araújo, E. Agostini, and C. B. Nascimento, “Single-Stage Converter Based on the Boost-PFC Rectifier Employing a Current-Source Charge-Pump for Power LEDs Applications,” *IEEE Trans Power Electron*, vol. 36, no. 9, pp. 10571–10583, 2021.
- [10] A. A. Pratiwi, Moh. Z. Efendi, and F. D. Murdianto, “CUK Converter for Power Factor Correction Using Moth Flame Optimization-PI Controller,” *IOP Conf Ser Mater Sci Eng*, vol. 982, no. 1, p. 012020, Dec. 2020.
- [11] I. Sudiharto, Y. C. Arif, H. S. Hendik Eko, F. D. Murdianto, and A. T. Prasetyo, “Design and Implementation SEPIC Converter Using PI Controller for Solution Power Quality Improvement,” in *2019 5th International Conference on Science and Technology (ICST)*, IEEE, Jul. 2019, pp. 1–5.
- [12] M. Venmathi and D. Indira, “Design and Implementation of an Active Clamped Full Wave Quasi Resonant ZCS Boost Converter,” *International Journal of Recent Technology and Engineering*, vol. 8, no. 2S5, pp. 66–72, Jul. 2019.
- [13] Y. Hayashi, H. Su, and K. Takao, “Input Series Output Parallel (ISOP) full-wave rectifier for highly scalable and self-balancing Multicellular AC-DC converter,” in *21st European Conference on Power Electronics and Applications, EPE 2019 ECCE Europe*, Sep. 2019.
- [14] B.-J. Huang, T.-H. Lo, and J.-H. Teng, “Interleaved Voltage-Doubler Boost Converter for Power Factor Correction,” in *2018 Int. Power Electronics Conference*, IEEE, 2018, pp. 3528.
- [15] H.-J. Shieh and Y.-Z. Chen, “A Sliding Surface-Regulated Current-Mode Pulse-Width Modulation Controller for a Digital Signal Processor-Based Single Ended Primary Inductor Converter-Type Power Factor Correction Rectifier,” *Energies*, vol. 10, no. 8, p. 1175, 2017.
- [16] G. Kavya, P. Kaarthika, S. Jeevitha, and U. Arun Kumar, “Improved power quality converter fed BLDC motor drive,” in *Proceedings of 2017 International Conference on Innovations in Information, Embedded and Communication Systems, ICIIECS 2017*, Jul. 2017, pp. 1–5.
- [17] A. Benyamina, S. Moulahoum, I. Colak, and R. Bayindir, “Design and real time implementation of adaptive neural-fuzzy inference system controller-based unity single

- phase power factor converter,” *Electric Power Systems Research*, vol. 152, pp. 357–366, Nov. 2017.
- [18] R. Baharom, A. R. Mahmud, M. K. M. Salleh, K. S. Muhammad, and M. N. Seroji, “A high power, high quality single-phase ac-dc converter for wireless power transfer applications,” *International Journal of Simulation: Systems, Science and Technology*, vol. 17, no. 33, pp. 25.1-25.5, 2016.
- [19] W. Chen, Z. Sen Shi, Y. L. Zhou, Q. Chang, and W. P. Wang, “A Single-Phase AC/DC Conversion Circuit with APFC,” *App. Mechanics and Materials*, vol. 740, pp. 490–494, Mar. 2015.
- [20] A. Bouafassa, L. Rahmani, A. Kessal, and B. Babes, “Unity power factor Converter based on a Fuzzy controller and Predictive Input Current,” *ISA Trans*, vol. 53, no. 6, pp. 1817–1821, Nov. 2014.
- [21] W. Lin, H. Cm, and Q. Zhang, “A high efficiency single-stage PFC by integrating boost and buck with two switches,” in *INTELEC, International Telecommunications Energy Conference (Proceedings)*, 2013.
- [22] A. Kessal and L. Rahmani, “Analysis and design of sliding mode controller gains for boost power factor corrector,” *ISA Trans*, vol. 52, no. 5, pp. 638–643, Sep. 2013.
- [23] B.-R. Lin and S.-C. Huang, “Analysis, Design and Implementation of an Interleaved Single-Stage AC/DC ZVS Converters,” *Journal of Power Electronics*, vol. 12, pp. 258–267, 2012.
- [24] H. Sira-Ramírez and R. Silva-Ortigoza, *Control Design Techniques in Power Electronics Devices*, 1st ed. Springer London, 2006.
- [25] C. A. Ramos-Paja, A. J. Saavedra-Montes, and J. D. Bastidas-Rodríguez, “Co-Design of the Control and Power Stages of a Boost-Based Rectifier with Power Factor Correction Depending on Performance Criteria,” *Computation*, vol. 10, no. 4, p. 61, Apr. 2022.
- [26] Analog Devices, “Low-Cost Analog Multiplier -- AD633,” Norwood, 2015.
- [27] Texas Instruments, “UCC28064A Natural Interleaving Transition-Mode PFC Controller with High Light-Load Efficiency,” Dallas, 2019.
- [28] Texas Instruments, “Phase Dimmable, Primary Side Power Regulated PFC Flyback Controller for LED Lighting,” Dallas, 2012.
- [29] IEEE, “IEEE Standard for Interconnection and Interoperability of Inverter-Based Resources (IBRs) Interconnecting with Associated Transmission Electric Power Systems”, in *IEEE Std 2800-2022*, 2022.